r   e   k   l   a   m   a
r   e   k   l   a   m   a

Więcej rdzeni na drodze do eksaskali! Artykuł ujawnił procesorowe plany AMD

Strona główna AktualnościSPRZĘT

Dziś na rynku procesorów AMD może ocalić tylko cud. Sprzedaż układów APU w ostatnim kwartale mocno spadła, konkurowanie z coraz bardziej zminiaturyzowanymi czipami Intela staje się coraz trudniejsze. Taki cud zapowiedziano podczas tegorocznego spotkania dla inwestorów, ale w praktyce o procesorach z nowymi rdzeniami Zen nie było dotąd wiadomo zbyt wiele. Przypadkowo (?) jednak karty zostały odkryte za sprawą artykułu pt. Achieving Exascale Capabilities through Heterogeneous Computing, który trafił do 99. numeru specjalistycznego żurnala Micro IEEE i został tam odkryty przez dziennikarzy włoskiego serwisu bitsandchips.it.

Zapowiedzianego przez AMD czipu EHP raczej nie znajdziemy w komputerach na biurka. Ta unikatowa konstrukcja trafić ma do serwerów i klastrów obliczeniowych, przynoszący w jednym układzie 32 nowe rdzenie Zen i nowy, 3072-rdzeniowy układ graficzny Greenland, wyposażony w 32 GB pamięci HBM2. Jakich rozmiarów miałoby więc być to monstrum, jak to wszystko miałoby się zmieścić w jednym czipie?

W artykuke można zobaczyć rozwiązanie nawiązujące do tego, co AMD pokazało w układach graficznych Fiji z pamięcią HBM. Na warstwie krzemowego interpozera ułożone są złączone w jeden APU rdzenie GPU i CPU, a wokół nich pamięci HBM2. Wszystko to spięte ma być osadzoną w interpozerze strukturą AMD Coherent Fabric, zapewniającą równoległą komunikację pomiędzy poszczególnymi komponentami.

r   e   k   l   a   m   a

Słowo „Zen” tu nie pada, ale raczej trudno spodziewać się wykorzystania kolejnych przeróbek Bulldozera. Z ujawnionych wcześniej danych wynika, że każdy rdzeń Zen miałby mieć 512 KB pamięci podręcznej L2, a każde cztery rdzenie współdzieliłyby 8 MB pamięci L3 (tak, wynikałoby z tego, że ten nowy procesor miałby łącznie aż 16 MB pamięci L2 i 64 MB pamięci L3). Podobnie jak w Intelach z HyperThreadingiem, każdy rdzeń przetwarzałby dwa wątki, pozwalając temu APU przetwarzać 64 wątki jednocześnie. Kontroler pamięci to oczywiście DDR4, z aż ośmioma kanałami, o przepustowości 256 GB/s/kanał.

Nic nie wiadomo o procesie litograficznym, w jakim EHP miałby być wykonany, ani też sposobie połączenia ze sobą trójwymiarowych pamięci HBM z APU, można jednak podejrzewać, że będą one produkowane oddzielnie, w innych procesach, i dopiero na końcu nakładane na wspólny interpozer. Nowy czip w produkcji nie będzie więc tani. Trzeba jednak pamiętać, że jego rywale też nie są tani – zastosowanie znajdzie przede wszystkim tam, gdzie dziś zmagają się NVIDIA (karty Tesla) z Intelem (karty Xeon Phi), w dobrze paralelizujących się obciążeniach roboczych na superkomputerach i stacjach roboczych. Cudo to zawitać miałoby na rynku na przełomie 2016 i 2017 roku, miejmy więc nadzieję, że do tego czasu AMD zdoła ulepszyć swoje linuksowe sterowniki – w poważnych zastosowaniach superkomputerowych Windows praktycznie bowiem nie istnieje.

© dobreprogramy
r   e   k   l   a   m   a
r   e   k   l   a   m   a

Komentarze

r   e   k   l   a   m   a
r   e   k   l   a   m   a
Czy wiesz, że używamy cookies (ciasteczek)? Dowiedz się więcej o celu ich używania i zmianach ustawień.
Korzystając ze strony i asystenta pobierania wyrażasz zgodę na używanie cookies, zgodnie z aktualnymi ustawieniami przeglądarki.