Największa od lat zmiana w architekturze x86: Intel wbuduje FPGA do swoich procesorów Xeon

FPGA, bezpośrednio programowalna macierz bramek, to dobrze znanyelektronikom programowalny czip, którego konfigurację – opislogiki układu – można zmieniać w zależności od potrzeb, wniektórych wypadkach nawet „na żywo”. Wykorzystuje się jezarówno do celów prototypowych (przygotowania specjalistycznychczipów ASIC, przeznaczonych do realizacji konkretnych działań),jak i wszędzie tam, gdzie układ o programowalnej architekturzesprawdzi się (dzięki możliwym specjalistycznym optymalizacjom)lepiej niż procesor ogólnego przeznaczenia.

Zapowiedziany przez Intela czip powstaje we współpracy zniewymienionym z nazwy partnerem (prawdopodobnie chodzi o znane wbranży FPGA Xilinksa lub Alterę) i ma trafić do zastosowańprodukcyjnych już w przyszłym roku. Diana Bryant, wiceprezes Intelaz pionu centrów danych wyjaśnia, że głównymi odbiorcami tegoXeona mają być duzi dostawcy usług internetowych i niektórzyklienci korporacyjni – czip jest projektowany bezpośrednio wodpowiedzi na zgłoszone przez nich potrzeby.

Wśród dość ogólnikowych informacji przekazanych przez paniąBryant pojawiła się jedna, dość zaskakująca. Otóż FPGA wXeonie nie będzie po prostu dodatkowym układem, z przyczynoszczędnościowych wsadzonym do tej samej kostki, jak mogłoby tobyć w wypadku zwykłego koprocesora. Rdzenie Xeona i programowalnamacierz bramek będą połączone, dzieląc ze sobą pamięć (byćmoże poprzez magistralę pierścieniową). Cały układ będziemożna zainstalować w dzisiaj używanych, standardowych gniazdkachLGA2011.

Intel szacuje, że wspierane przez FPGA Xeony będą w staniezwiększyć wydajność uruchamianych na nich algorytmów nawet 20razy w porównaniu do kodu uruchamianego na samym CPU. Sęk w tym, żecoraz częściej firmy sięgają po rozwiązania, w którychserwerowe CPU wspierane są przez akceleratory graficzne, najczęściejukłady Tesla Nvidii. Sam Intel próbował już odwrócić uwagęswoich klientów od produktów zielonej drużyny za pomocą XeonówPhi, 50-rdzeniowych akceleratorów obliczeniowych na kartachPCI-Express. Trudno powiedzieć, do jakiego stopnia się to udało –największą przeszkodą dla Intela pozostaje popularnośćframeworku CUDA, który w praktyce stał się branżowym standardemdla superszybkich równoległych obliczeń i działa tylko zesprzętem Nvidii.

Wbudowanie FPGA w Xeona (szczególnie jeśli będzie on miałdostęp do pamięci podręcznej głównego procesora) może pomóc wprzekonaniu klientów, że trzymanie się architektury x86 to świetnypomysł – nawet jeśli po prawdzie nie będzie to już całkiemarchitektura x86. Przygotowanie oprogramowania dla nowych Xeonówbędzie znacznie prostsze, wymagając rekompilacji niewielkichfragmentów kodu, a nie kosztownego przenoszenia całej aplikacji naCUDA.

Drugą grupą konkurentów, w których zapowiedź nowego Xeonauderza, są producenci czipów ARM, coraz częściej zapowiadający,że wypchną swoimi nowymi 64-bitowymi konstrukcjami Intela zserwerowego rynku. ARM-owa architektura jest bardziej modularna, aproducenci ci bardziej chętni do budowania czipów pod konkretnezadania. Wprowadzenie programowalnej macierzy bramek do procesorazabiera im argument z rąk: do układu Chipzilli wystarczy wgraćnowy opis logiki, by stał się on czipem pod konkretne zadanie.

Czy takie rozwiązanie ograniczy się tylko do serwerowego rynkupokaże dopiero czas. Intel jednak lubi wzajemne przenikanietechnicznych rozwiązań między poszczególnymi gałęziami swoichproduktów, więc nie będziemy zaskoczeni, jeśli za kilka latprocesory Core będą miały swoje małe FPGA, na których mogłybydziałać np. silniki fizyki gier. To kierunek łatwiejszy i tańszy,niż procesy produkcyjne 7 i 5 nm, do których mimo szumnychzapowiedzi o wykorzystaniu fotolitografii w ekstremalnymultrafiolecie nikt nie wie jak realnie podejść. W końcu zegartick-tock Intela się zatrzyma – i trzeba będzie szukaćradykalnie odmiennych rozwiązań architektonicznych.