Intel wyprzedzony. Naukowcy IBM pokazali pierwszy czip w litografii 7 nm 

Samo określenie „siedem nanometrów” niewiele mówi. Wiadomojednak, że w procesie opracowanym w partnerstwie z GlobalFoundries,Samsungiem oraz SUNY Polytechnic Institute’s College of NanoscaleScience and Engineering udało się osiągnąć wysokość płetewkitranzystora na poziomie 30 nm. Dla porównania, w procesie 14 nmIntela płetewka ma wysokość 42 nm, zaś u Samsunga 48 nm. Niewiadomo więc, czy taka konstrukcja będzie mniejsza od tego, copokaże Intel, gdy sam zdoła dotrzeć do procesu 7 nm. Niewątpliwiejednak taki wynik daje Wielkiemu Niebieskiemu dziś wielką przewagęnad innym producentami półprzewodników, jego naukowcy twierdzą,że czipy wykonane w tym procesie będą nawet o połowę mniejsze odukładów 10 nm i przyniosą przynajmniej o 50% lepszą wydajnośći zmniejszone zużycie energii dla następnej generacji systemówstojących za Big Data, chmurami i urządzeniami mobilnymi.

Wykorzystanie germanku krzemu było spodziewane; praca z krzememna zdradzieckiej ścieżce poza 14 nm stawała się coraztrudniejsza. SiGe dzięki większej mobilności elektronówpozwala na mniejsze napięcia, a to oznacza zmniejszenie zużyciaenergii, ograniczenie efektów prądów upływowych czy tunelowania.Co więcej, praca z SiGe jest dobrze znana, materiał ten używa sięw produkcji układów CMOS przynajmniej od lat 80. Budowane z tegomateriału bramki typu all-around (GAA) mają wyróżniać się teżlepszą elektrostatyką i łatwością budowania trójwymiarowychkonstrukcji.

Bardziej zastanawia deklaracja, jakoby czipy wykonane wprocesie 7 nanometrów wykorzystywały na wielu poziomach litografięw ekstremalnie dalekim ultrafiolecie. Jeśli tak jest, to oznacza, żeIBM osiągnął coś, z czym branża zmaga się od ponad 10 lat, zmizernymi rezultatami. Intel i TSMC sugerowały, że zdołajątechnologię tą wprowadzić w 2019 czy 2020 roku. Wykorzystanieświatła ultrafioletowego pozwoliłoby zrezygnować z procedury tzw.multiplepatterningu, w którym aby uzyskać gęstsze rozmieszczenie liniinaświetla się za pomocą skanerów immersyjnych płytkęwielokrotnie. To oznacza zaś ogromne koszty, czyniące produkcjęprzemysłową nieopłacalną. Niestety jednak litografia EUV maproblem z mocą źródła światła, a co za tym idzie znikomąwydajnością produkcji (dopiero w tym roku TSMC zdołało siępochwalić naświetleniem tysiąca płytek w ciągu 24 godzin laseremo ciągłej mocy 90 W). Tysiąc płytek na dobę to jednak ok. 43płytki na godzinę, trzykrotnie mniej, niż dzisiaj produkuje sięza pomocą bardziej standardowych procesów.

Jeśli jednak IBM zdołał rozwiązać te problemy, to oznaczaćto może triumfalny powrót architektury POWER. Za wcześnie jest, bypowiedzieć cokolwiek z pewnością, ale dziś czipy POWER8produkowane są na bazie procesu 22 nm, a czipy POWER9, którychdebiut planowany był na 2017 rok, wykonane miały być w procesie 14nm. Jeśli POWER9 będzie wykonywany w zaprezentowanym dziśprocesie 7 nm, dominacja Intela na rynku serwerowym może stanąćpod znakiem zapytania.

Trzeba też pamiętać, że z osiągnięć tych będą korzystaćpowiązane z AMD Global Foundries oraz Samsung – naturalni rywaleIntela w swoich dziedzinach. Rozwiązania od IBM mogą dać im tęprzewagę, jakiej potrzebują, by pokazać elektronikę mogącąefektywnie konkurować z Chipzillą.