RISC-V to nie tylko zabawka: otwarty procesor dla Linuksa już w produkcji

U54-MC Coreplex – pod taką nazwą świat zobaczył pierwszycałkowicie wolny od obciążeń patentowych procesor aplikacyjny, naktórym można uruchomić całkowicie wolny system operacyjny. Do tejpory architektura RISC-V, na której nowy czip bazuje, wykorzystywanabyła tylko w mikrokontrolerach urządzeń wbudowanych, terazdostajemy czterordzeniową, wydajną jednostkę, która ma znaleźćzastosowania przede wszystkim w sztucznej inteligencji, maszynowymuczeniu, urządzeniach sieciowych i Internecie Rzeczy.

Niektórzy wierzą, że RISC-V zrewolucjonizuje branżę sprzętowątak, jak Linux zrewolucjonizował branżę oprogramowania.Zaprojektowana na Uniwersytecie Kalifornijskim w Berkeleyarchitektura procesorowa jest dostępna dla każdego bezjakichkolwiek obciążeń patentowych, na wolnej licencji BSD. Choćnie jest pierwszą całkowicie otwartą architekturą, to ma trzyważne zalety. Po pierwsze projektowano ją z myślą ozastosowaniach we współczesnym sprzęcie, od serwerów chmurowychpo smartfony i urządzenia wbudowane, po drugie wspiera ją sporyzbiór istniejącego oprogramowania, po trzecie, powstaje wysiłkiemspołeczności, w skład której wchodzą zarówno naukowcy, jak iinżynierowie.

Układ U54-MCCoreplex nie jest pierwszym produktem firmy SiFive. Jej pierwszyukład typu open hardware, platforma SoC o nazwie FreeformEverywhere, przedstawiona została w zeszłym roku, bardziejjednak jako eksperyment, korzystający z antycznego procesu 180 nm.Nowy procesor de facto jest więc debiutem RISC-V w realnychzastosowaniach. Wcześniej architektura ta istniała przede wszystkimwirtualnie, uruchamiana np. na emulatorze qemu.Producent ogłasza go więc więc jako przełom, który do RISC-Vprzekona sceptyków i pokaże, że jest życie poza światem ARM.

Standardowa konfiguracja wykonanego w litografii 28 nm układu tocztery aplikacyjne rdzenie U54 i jeden zarządzający rdzeń E51,taktowane zegarem o maksymalnej częstotliwości 1,5 GHz. Rdzenie U54wspierają model programowy RV64GC, który ma być standardem dlalinuksowych urządzeń na RISC-V, mają po 32 KB cache na instrukcjei 32 KB cache na dane. Wszystkie rdzenie współdzielą 2 MB cachedrugiego poziomu. Producent zapewnia, że klienci mogą zamówićinne konfiguracje rdzeni, niż to standardowe 4+1, zapowiada teżpłytkę deweloperską, która pojawi się w pierwszym kwartaleprzyszłego roku.

Czas na ruch społeczności. SiFive przygotowało niezbędneniskopoziomowe narzędzia, w tym kompilatory dla RISC-V, a terazliczy na to, że programiści i inżynierowie związani z Open Sourcezaczną z tego korzystać i stworzą coś, co zdoła wyprowadzićotwartą architekturę na szersze wody. Problem w tym, że trudnowskazać jakąś jedną dziedzinę, w której ta modularna,pragmatyczna architektura jest wybitna. Rick O' Connor, dyrektorwykonawczy Fundacji RISC-V, przyznaje otwarcie, że nie ma żadnej„zabójczej” aplikacji dla RISC-V, ponieważ zaprojektowano ją zmyślą o dopasowywaniu do własnych potrzeb.

Drugim wyzwaniem dla RISC-V będzie uniknięcie fragmentacji.Trzeba pamiętać że Fundacja to nie tylko zbiorowisko wizjonerskichstartupów, siedzą tam też wielcy gracze, tacy jak IBM, Nvidia,AMD, Qualcomm i Google. Każdy z tych wielkich ma swoje interesy iswoje strategie, a po RISC-V sięgnął ze względu na łatwośćwejścia w nową, bardzo prostą architekturę. Ta prostota nie dokońca jest jednak dobra, i można się spodziewać, że producencizaczną rozszerzać RISC-V, każdy po swojemu – bo kto im zabroni?

Dzisiaj te wszystkie firmy, które płacą konsorcjum ARMpieniądze za licencje, nie robią tego wcale dla przyjemności,robią to, ponieważ daje im to wejście do wspólnego ekosystemuARM, w którym można podzielić się kosztami rozwoju technologii.Konsorcjum narzuca bardzo rygorystycznie to, co można z rdzeniamiARM zrobić. Nie ma mowy o dodawaniu własnych rozkazów, oczekiwanejest stosowanie ujednoliconych kontrolerów peryferiów… To właśniebrak takiego nadzoru pogrążył architekturę MIPS, dogorywającąna naszych oczach – właściwie korzystają z niej jedynie ciproducenci, co dawno temu kupili licencje i nie zależy im specjalniena stosunku wydajności do zużycia energii, cała reszta przeszłana ARM.

Póki co, pozostaje nam czekać na płytkę deweloperską z U54-MCCoreplex. Oprogramowanie jest już gotowe, mamy przeniesionego na architekturę RISC-V Debiana.