TSMC chwali się możliwościami technologii 3 nm: Pentium 4 zamknięty w główce szpilki

Według przedstawionych planów, węzeł 3 nm, zwany także N3, ma pozwolić upakować 250 mln tranzystorów na powierzchni 1 mm². Dla odniesienia, w przypadku obecnie stosowanego 7 nm, w zależności od konkretnego wariantu procesu i poziomu skomplikowania układu, jest to między 75 a 100 mln tranzystorów.

Taka skala oznaczałaby, że np. Pentium IV "Cedar Mill" z 2006 r., które liczy ok. 188 mln tranzystorów, można byłoby zamknąć w... główce szpilki. (Teoretycznie, bo raczej trudno byłoby zmieścić na takiej powierzchni wyprowadzenia sygnałowe dla podstawki LGA 775).

Jak twierdzi CC Wei, dyrektor generalny TSMC, prace nad nową technologią idą zgodnie z planem. Ponoć już w 2021 r. zobaczymy pierwsze funkcjonalne próbki układów, które w drugiej połowie 2022 r. będą mogły trafić do produkcji masowej.

Znacznie wcześniej natomiast, bo już pod koniec roku bieżącego, ma ruszyć masowa produkcja chipów w technologii N6. Jest to wariacja na temat procesu litograficznego klasy 7 nm EUV (daleki ultrafiolet), ale zrealizowana tak, aby ułatwić migrację z 7 nm generacji pierwszej. Równolegle trwają podchody do N5 aka 5 nm. Z relacji wynika, że uzysk rośnie z dnia na dzień. Oficjalnie, w odniesieniu do węzła 7 nm, technologia N5 pozwoli uzyskać 15 proc. wyższą wydajność lub 30 proc. niższe zużycie mocy.

Co zaskakujące, również zdaniem dyrektora, na plany TSMC nieszczególnie wpłynęła wciąż szalejąca pandemia wirusa SARS-CoV-2. Zauważył on wprawdzie spadek liczby zamówień, ale na tyle niewielki, aby – jak deklaruje – zrealizować cele budżetowe na obecny rok. CC Wei nie spodziewa się też opóźnień przy zaplanowanych wcześniej wdrożeniach.

Według ujawnionych informacji, jedyny przypadek zakażenia koronawirusem pracownika fabryki TSMC odnotowano 18 marca. Szczęśliwie człowiek ten nie zdołał zarazić nikogo innego, a sam jest już zdrowy i wkrótce będzie mógł powrócić do regularnych obowiązków.